# MULTIPLE ADDRESS TYPE BUS INTERFACE FOR PERIPHERAL EQUIPMENT

Patent number:

JP6337836

**Publication date:** 

1994-12-06

Inventor:

SUGIMOTO KINICHI

Applicant:

**NEC CORP** 

Classification:

- international:

G06F13/12; G06F3/06

- european:

Application number:


JP19930129183 19930531

Priority number(s):

#### Abstract of JP6337836

PURPOSE:To provide a file device in which the management of plural disk file devices from a host computer is facile and whose response is satisfactory.

CONSTITUTION: The external storage device of the computer is provided with a bus interface consisting of a command sequence control mechanism 221 analyzing a disk read/write request from the host computer 21 and controlling the file device, a command issuing mechanism 222 which can transmit the read/write request of data from the host computer to all the disk files, plural bus interface control mechanisms 23A and 23B which judge whether the read/write request from the host computer 21 can be executed or not and which can issue a bus request, disk devices 25A and 25B and a data bus arbiter 223 executing arbitration for the bus request from the plural disk file devices.



Data supplied from the esp@cenet database - Worldwide

Reference B

Japanese Patent Application Public-disclosure No. 6-337836

Japanese Patent Application Public-disclosure date: December 6, 1994

Title of the invention: Broadcast-type bus interface for peripheral equipment

Japanese Patent Application No. 5-129183

Japanese Patent Application date: May 31, 1993

# [Problems to be solved by the invention]

In requesting input to/output from a disk, a conventional interface used for a disk file unit exchanges commands in the form of information identifying a file unit and a packet designating a logical sector address and the like. At the same time, a logical sector address needs to be changed to a physical sector address on driver software whereas a disk unit must be designated (Japanese Patent Application Public-disclosure No. 2-278362: Data transfer control unit). Therefore, it is difficult even for an intelligent interface such as SCSI to manage a file while disregarding physical information (Japanese Patent Application Public-disclosure No. 60-103474: Disk control unit).

Employing an intelligent interface, it is still necessary to utilize physical information about where input/output data is saved and to manage a file on the host computer side. Thus, in an environment where various devices and multiple drives coexist, they need to be managed independently, which significantly complicates management procedure (Japanese Patent Application Public-disclosure No. 63-79156: Data processor).

When invoking specific data from high-volume data, information for managing data is additionally saved to a secondary memory. Therefore, the number of accesses to the memory to actually access targeted data increases, which results in deterioration of unit performance.

## [Means for solving the problems]

The present invention employs the following means for solving the aforementioned problems of a conventional interface:

(1) A bus interface for computer external memory comprising multiple file units and further comprising: command sequence control mechanism (221), command issuing mechanism (222); and data bus arbiter (223). The command sequence control mechanism (221) coupled to host computer (21), command issuing mechanism (222), data bus arbiter (223), status signals and data bus (29), interprets a data readout

request/write request from host computer (21) to the file units and controls the file units. The command issuing mechanism (222) coupled to command sequence control mechanism (221) and target selection signal (27), transmits a data readout request/write request from host computer (21) to the multiple file units simultaneously. The data bus arbiter (223) coupled to command sequence control mechanism (221), a bus request signal and use approve signals (28), arbitrates bus requests from the multiple file units. (2) A bus interface for computer external memory comprising multiple file units and further comprising: command sequence control mechanism (321), command issuing mechanism (322) and data bus arbiter (323). The command sequence control mechanism (321) coupled to host computer (31), command issuing mechanism (322), data bus arbiter (323), status signals and data bus (39), interprets a readout request/write request from host computer (31) to the file units and controls the file units. command issuing mechanism (322) coupled to command sequence control mechanism (321) and target selection signal (37), transmits a data readout request/write request from host computer (31) to the multiple files simultaneously. The data bus arbiter (323) coupled to host computer (31), command issuing mechanism (322), data bus arbiter (323), status signals (36) and data bus (39), determines whether it is possible to execute an input request/output request from host computer (31), and if it is determined that it is necessary to issue an additional input request/output request to execute the request, makes it possible to re-issue an input request/output request and arbitrates bus requests from the multiple file units.

### [Function]

The present invention implements a data input/output protocol unit of a higher level in secondary memory of a computer to thereby conduct data transfer between the computer and the secondary memory, irrespective of where data is stored. Thus, in a file server where bulk data needs to be managed intensively, the present invention makes it easy to manage data in an environment where a large number of or various kinds of devices coexist and to also configure and manage a unit in accordance with a use.

## [Brief explanation of the drawings]

Fig. 1 is a flow chart describing processes conducted in an embodiment of a data transfer device of intelligent secondary memory in accordance with Claim 1 of the subject application.

Fig. 2 is a block diagram describing an embodiment of the intelligent

secondary memory in accordance with Claim 1 of the subject application.

 $(\theta_{ij}(X)) = (\theta_{ij}(X))^{-1/2}$ 

Fig. 3 is a block diagram describing an embodiment of an intelligent secondary memory in accordance with Claim 2 of the subject application.

Ď

(19)日本国特許庁 (JP)

### (12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-337836

(43)公開日 平成6年(1994)12月6日

(51) Int.Cl.5

識別記号

庁内整理番号

FI

技術表示箇所

G06F 13/12

3 4 0 A 8133-5B

3/06

302 B

審査請求 有 請求項の数2 OL (全 8 頁)

(21)出願番号

特願平5-129183

(22)出願日

平成5年(1993)5月31日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 杉本 欽一

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 本庄 伸介

### (54) 【発明の名称】 周辺装置用同報型パスインタフェース

#### (57)【要約】

【目的】ホストコンピュータからの複数のディスクファイル装置の管理を容易とし、レスポンスの良いファイル 装置を実現することを目的とする。

【構成】コンピュータの外部記憶装置において、ホストコンピュータ21からのディスク読みだしと書き込み要求を解釈し、ファイル装置の制御を行なうコマンドシーケンス制御機構221と、ホストからのデータの読みだし及び書き込み要求を全ディスクファイルに伝達可能なコマンド発行機構222と、前記ホストコンピュータからの読みだしと書き込み要求を実行可能かを判断したうえでバス要求を発行可能な複数のパスインタフェース制御機構3A及び3B及びディスク装置25A及び25Bと、それらの複数のディスクファイル装置からのバス要求に対するアービトレーションを行なうデータバスアービター223からなるパスインタフェース。



【特許請求の範囲】

【請求項1】複数のファイル装置から構成されたコンピュータ外部記憶装置のパスインタフェースにおいて、

1

コマンドシーケンス制御機構とコマンド発行機構とデータパスアービターとを具備してなり、

前記コマンドシーケンス制御機構は、ホストコンピュータから前記ファイル装置に対する読み出しと書込み要求を解釈し、前記ファイル装置の制御を行なうものであり、前記ホストコンピュータ、前記コマンド発行機、構前記データパスアービター、ステータス信号群及びデー 10 タパスに接続された状態で具備され、

前記コマンド発行機構は前記ホストコンピュータからの データの読みだし及び替込み要求を前記複数のファイル 装置に同時に伝達するものであり、前記コマンドシーケ ンス制御機構及びターゲット選択信号に接続された状態 で具備され、

前記データバスアービターは、複数の前記ファイル装置からのバス要求に対するアービトレーションを行なうものであり、前記コマンドシーケンス制御機構及びバス要求信号と使用承認信号群に接続された状態で具備された 20 ことを特徴とするバスインタフェース。

【請求項2】複数のファイル装置から構成されたコンピュータ外部記憶装置のパスインタフェースにおいて、

コマンドシーケンス制御機構とコマンド発行機構とデータバスアービターとを具備してなり、

前記コマンドシーケンス制御機構は、ホストコンピュータから前記ファイル装置に対する読み出しと書込み要求を解釈し、前記ファイル装置の制御を行なうものであり、前記ホストコンピュータ、前記コマンド発行機、構前記データバスアービター、ステータス信号群及びデー 30 タバスに接続された状態で具備され、

前記コマンド発行機構は前記ホストコンピュータからの データの読みだし及び替込み要求を前記複数のファイル 装置に同時に伝達するものであり、前記コマンドシーケ ンス制御機構及びターゲット選択信号に接続された状態 で具備され、

前記データバスアービターは、前記ホストコンピュータ からの入出力要求を実行可能かを判断し、前記要求の実 行のために追加入出力要求が必要と判断された場合に入出力を再発行可能とし、複数の前記ファイル装置からの 40 パス要求に対するアービトレーションを行なうものであり、前記ホストコンピュータ、前記コマンド発行機、構前記データバスアービター、ステータス信号群及びデータバスに接続された状態で具備されたことを特徴とする パスインタフェース。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、コンピュータの2次記 飯装置にかわり、特にホストコンュータと2次記憶装置 の間のインタフェース装備に関する。 [0002]

【従来の技術】コンピュータシステム高度化・複雑化に ともない、周辺装置とのインタフェースに関しても高度 のメッセージのやりとりを行うインテリジェントなもの が増加している例えばANSI X3 / 131-1986 " Small Com puter Interface"。このようなシステムでは、各周辺装 置において細かなハードウェアの制御を行い、ホストコ ンピュータ側に負担をかけないように制御を行うことが 可能である。しかしこのような2次記憶装置では、ホス トコンピュータ側では、データのやり取りをするディス ク装置及びその転送先セクタアドレスを特定した上で、 データの読みだし、あるいは書込みなどあらかじめ決め られた単純な入出力メッセージに対いして動作を行うの みであり、データを物理的にどこにどのように保存する かなどの管理は、依然ホストコンピュータ上のオペレー ティングシステムにより行われてきた。よって、ディス ク装置などの2次記憶装置を複数台の独立したデバイス であるということを意識しながら管理する必要があっ た。

2

0 [0003]

【発明が解決しようとする課題】従来ディスクファイル 接置用に用いられているインタフェースにおいては、ディスクに対する入出力要求はファイル装置を特定するため情報と、理論セクタアドレスなどを指定したパケットの形態でコマンドのやり取りを行っている。また、同時にドライパソフトウェア上で論理的なセクタアドレスの交換と、ディスク装置の指定を行う必要がある(特開平02-278362:データ転送制御方式)。よってSCS1のようなインテリジェントなインタフェースの場合においても、物理情報に関係なくファイル装置の管理を行うことは困難であった(特開昭60-103474:ディスク制御方式)。

【0004】よってインテリジェントなインタフェースを使用した場合においても、ファイル管理においては、入出力データの保存場所に関じて物理的な情報を使用し、ホストコンピュータ側で管理する必要がある。よって様々なデバイス及び複数のドライブを混ぜた利用環境においては、それぞれに関して管理を行う必要が生じ、管理が繁雑となっていた(特開昭63-079156:データ処理装置)。

[0005] また、大量のデータの中から特定のデータを呼出す場合は、データを管理するための情報も2次記憶装置上に保存されるため、目的のデータにアクセスするためにアクセスする回数が増加しシステム性能の低下を引き起す。

[0006]

[課題を解決するための手段] 本発明ではかかる目的を 達成するために以下の手段を用いる。

[0007] (1) 複数のファイル装置から構成され 50 たコンピュータ外部記憶装置のパスインタフェースにお

いて、コマンドシーケンス制御機構(221)とコマン ド発行機構 (222) とデータパスアービター (22 3) とを具備してなり、コマンドシーケンス制御機構 (221) は、ホストコンピュータ(21)から前記フ アイル装置に対する読み出しと書込み要求を解釈し、前 記ファイル装置の制御を行なうものであり、ホストコン ピュータ (21)、コマンド発行機構 (222)、デー タパスアーピター (222)、ステータス信号群及びデ ータバス (29)に接続された状態で具備され、コマン ド発行機構 (222) はホストコンピュータ (21) か らのデータの読みだし及び書込み要求を前記複数のファ イル装置に同時に伝達するものであり、コマンドシーケ ンス制御機構(221)及びターゲット選択信号27に 接続された状態で具備され、データバスアービター(2 22)は、複数の前記ファイル装置からのパス要求に対 するアービトレーションを行なうものであり、コマンド シーケンス制御機構(221)とパス要求信号及び使用 承認信号群(28)に接続された状態で具備されたこと を特徴とするパスインタフェース。

【0008】(2) 複数のファイル装置から構成され 20 たコンピュータ外部記憶装置のパスインタフェースにお いて、コマンドシーケンス制御機構(321)とコマン ド発行機構 (322) とデータバスアーピター (32 3)とを具備してなり、コマンドシーケンス制御機構 (321) は、ホストコンピュータ(31)から前記フ ァイル装置に対する読み出しと書込み要求を解釈し、前 記ファイル装置の制御を行なうものであり、ホストコン ピュータ (31)、コマンド発行機構 (322)、デー タバスアービター (322)、ステータス信号群及びデ ータパス (39) に接続された状態で具備され、コマン 30 ド発行機構 (322) はホストコンピュータ (31) か らのデータの読みだし及び書込み要求を前記複数のファ イル装置に同時に伝達するものであり、コマンドシーケ ンス制御機構(321)及びターゲット選択信号(3 7) に接続された状態で具備され、データパスアービタ ー (323) は、ホストコンピュータ (31) からの入 出力要求実行可能性を判断し、前記要求の実行のために 追加入出力要求が必要と判断された場合に入出力を再発 行可能とし、複数の前記ファイル装置からのパス要求に 対するアーピトレーションを行なうものであり、ホスト コンピュータ(31)、コマンド発行機構(322)、 データバスアービター (323)、ステータス信号群 (36) 及びデータバス (39) に接続された状態で具 備されたことを特徴とするパスインタフェース。

[0009]

【作用】本発明は、コンピュータの2次記憶装置に上位 レベルのデータ入出力プロトコル装置を実現することに より、記憶データの保存位置を意識しないで、ホストコ ンピュータと2次記憶装置のデータ転送を実現する。そ れに伴い大容量のデータを集中的に管理する必要がある 50 る。ステータスフェーズでは、データの転送が正常に終

ファイルサーバーなどにおいて、多数あるいは多種のデ バイスの共存する利用環境においても管理を容易とし、

用途に応じたシステムの構成管理が可能となる。

[0010]

【実施例】請求項1にかかわる1実施例(第1実施例) を説明する。

【0011】図1が本発明にかかわるデータ処理フロー である。

(0012) 図2はブロック構図である。ここでは2次 記憶装置としてハードディスク、磁気テーブなどの異な るデバイスが複数混在する場合においても同様に適用が 可能である。図1はホストコンピュータ21側のパスイ ンタンフェースとディスク側パスインタフェースとの問 でのコマンド及びデータの送受信における転送シーケン スを表わし、各処理名称はフェーズ名称である。

【0013】通常ホストコンピュータ21は2次記憶装 置に対するアクセス要求がない場合、パスフリーフェー ズでバス要求待ちを行う。2次記憶装置に対するアクセ ス要求が生じた時点でパスを獲得しコマンドフェーズに 移行する。コマンドフェーズではデータ転送の対象とな るすべてのディスクファイルに対してコマンドを発行し たのち1旦バスを解放してパスフリーフェーズに移行す る。

【0014】もしデータ転送 要求に関してデータ転送 不可能な インタンフェース制御機構がデータ転送可能 である場合はデータバスの使用を要求してくるため、再 びバスアービトレーションフェーズ移行しする。もし1 定期間の間にデータバス使用要求が無い場合には、コマ ンドシーケンス制御機構部221は、ホストコンピュー タ21からの入出力に対するデータが存在しないものと 判断し、データ転送デパイスの特定を行った後ステータ スフェーズに移行し対象データが存在しないとして転送 シーケンスを終了する。

【0015】パスアービトレーションフェーズでは、ホ ストコンピュータ側パスフリーフェース制御機構22に 予め登録されたディスク側バスフリーフェーズ制御機構 の優先順位を元にデータパス29使用要求の出でいるデ ィスク側パスインタフェース制御機23A構を選択す る。その後メエセージフェーズに移行する。

【0016】メェセージフェーズではパスアーピトレー ションフェーズにおいてパスを獲得したディスク側パス インタフェーズ制御機構から、ホストコンピュータ21 側バスインタフェース制御機構に対して実際に転送を実 行するデータの長さ、ディスク上の実行するコマンドパ ケット、バスのリリースを途中で行う場合などはその情 報も併せて通知する。その後データフェーズに移行す

【0017】 データフェーズでは、メェセージフェーズ で伝達した転送フォーマットに基ずきの入出力を実行す

5

了たし場合正常終了のステータスを返す。データ転送の 途中で何らかの異常があった場合はエラーのステータス を返す。

【0018】次にインタフェースのブロック構制におい て図2を参照し説明する。本発明のインタフェースにお いては、ホストコンピュータ21から受けたデータ入出 カ要求は、コマンドシーケンス制御部221に渡り、コ マンドフェーズにおいてコマンド発行機構222がター ゲット選択信号27を使用して全ファイル装置の選択を 行い、その後コマンドシーケンス制御機構221がコマ ンドをデータパス29上に発行する。コマンドを発行し た後コマンドシーケンス制御機構221はパスを開放す る。ターゲット選択信号27で選択されるとディスク側 バスインタフェース機構23A及び23B内のディスク データ管理機構232A又は232Bは、データパス2 9上のコマンド信号をモニタし、ディスク側パスインタ フェース23A又は23Bに保持している保持データ管 理テーブルを使用して要求に合致したデータがディスク ファイル装置内に存在するかの照合を実施する。その際 必要に応じデスクコントローラ24A及び24Bを経由 してディスク装置25A及び25Bを読みだし、データ の照合を実行する。もしデータ転送要求を実行可能な場 合は、データパスリクエスタ231A又は231Bがパ ス要求信号28を使用してデータバス29を要求する。 コマンドシーケンス制御機構221では複数のディスク 側インタフェース制御機構23A及び23Bからのデー タバス要求を受け取り、予め登録された優先順位を判断 レバス使用承認信号28及びターゲット選択信号27を 使用しディスク側パスインタフェース制御機構23A又 は23Bを選択する。データパス29の使用権を獲得し たディスク側パスインタフェース制御機構23A又は2 3 Bはメッセジフェーズでデータ転送方法をメッセージ としてホストコンピュータ側インタフェースに送った後 データフェーズでデータ転送を実行する。

【0019】次に請求項2にかかわる1実施例(第2実施例)を図1及び図3を参照しながら説明する。これは、図1の破線で示す転送シーケンスにより実行される。図3は本発明の請求項2にかかわるブロック図である。ここでは2次記憶装置としてハードディスク装置35Aを2台示したが、2次記憶装置が光ディスク、磁気テーブなどの異るデバイスが複数混在する場合においても同様に適用が可能である。

【0020】本発明インタフェースにおいては、ホストコンピュータ31から受けたデータ入出力要求は、コマンドシーケンス制御部321により、コマンドフェーズにおいてコマンド発行機構322がターゲット選択信号37を使用して全ファイル装置の選択を行い、コマンドシーケンス制御機構321がコマンドをデータバス上に発行する。コマンドを発行した後コマンドシーケンス制御機構321はパスを開放する。ターゲット選択信号350

7で選択されるとディスク側パスインタフェース機構3 3 A 及び3 3 B 内のディスクデータ管理機構332 A 又 は332Bは、データバス39上のコマンド信号をモニ タし、ディスク側パスインタフェース33A又は33B に保持している保持データ管理テーブルを使用して要求 に合致したデータが、ディスクファイル装置内に存在す るかの照合を実施する。その際必要に応じディスクコン トローラ34A及び34Bを経由してディスク装置35 A及び35Bから保持データ管理テーブルを読みだし、 データを実行する。ディスクデータ管理機構332A又 は332Bにおいてホストコンピュータ31からのデー 夕入出力要求を全て実行可能かあるいは部分的に実行可 能か判断を行う。ホストコンピュータ31からの入出力 要求のあった物理プロックがすべての入出力が実行可能 と判断された場合は完全実行可能のステータスをステー タス信号群36出力し同時にデータバスリクエスタ33 1 A 又は331 B がデータパス39を要求する。ディス クデータ管理機構332A又は332Bにおいてデータ 入出力要求のあった物理プロックが部分的に入出力実行 可能と判断された場合は、1定期間ステータス信号群3 6 をモニタレ、その結果他のデバイスが完全実行可能な ステータス情報とともにデータバス39の要求を出力し なかった場合は、その時点で他のデバイスにホストコン ビュータ31からのデータ入出力要求を実行可能なデバ イスが存在しないと判断し、本デバイスが部分的に入出 力を実行可能であるとしてステータス信号群36に部分 実行可能ステータスを出力すると同時にデータパス39 リクエスタ331A又は331Bがデータバス39を要 求する。データバス39を獲得した場合は、そのホスト 側からの入出力要求の内、ディスク側パスインタフェー スモジュール内で部分的に入出力処理の実行を行う物理 ブロック部分を除き、入出力処理を実行しない物理プロ ック部分に関しては、更にコマンド発行機構がコマンド を再発行し、他に処理可能なデバイスが存在そないかを 報知した後、部分実行の処理をヌェセージフェーズ、デ

【0021】このようにして、ホストコンピュータ31 上からはどのファイル装置上にデータが保存されている

ータフェーズを経て実行する。一方ホストコンピュータ

側パスインタフェース32では、コマンドシーケンス制

御機構321が複数のディスク側インタフェース制御機

構33A及び33Bからのデータバス要求を受取り、そ

の予め登録された優先順位を判断しバス使用承認信号3

8及びターゲット選択信号37を使用しディスク側パス

インタフェース制御機構33A又は33Bを選択する。

その際、ステータス信号郡36をモニタし1定期間実行

可能のステータスに対して優先的にバスの割り付けを実

施し、1定期間を過ぎても完全実行可能のステータスが

得られなかった場合は、部分実行のステータスを出した

上でパスを要求するデバイスに対してデータバス39の

使用権を与える。

7

かを意識せずにデータ入出力要求を発行することが可能 となる。請求項2の装置を使えば複数のファイル装置に またがってデータが保存されているような場合において も、ホストコンピュータ31からの単1の入出力要求コ マンド入出力処理を実行可能となる。

#### [0022]

【発明の効果】本発明は、コンピュータの 2 次記憶装置 2 5 に上位レベルの データ入出力プロトコル装置を実現す 2 6 ることにより、記録データフォーマットを意識しないイ 2 7 ンテリジェントな 2 次記憶装置を実現する。このような 10 2 8 機能を 2 次記憶装置に持たせることにより、従来ホスト 2 9 コンピュータおよび 2 次記憶装置では管理が困難あるい 3 1 は繁雑となっていたデータの取り扱いを容易とする。ま 3 2 た、ホストコンピュータから、ホストが必要とする最低 3 2 限の情報のみを提供することを可能にし、ホスト間のデ 3 2 一夕転送量を最小限に押さえることを可能とする。 3 2

#### 【図面の簡単な説明】

【図1】請求項1に係る、インテリジェントな2次記憶 装置のデータ転送装置の1実施例を説明するための処理 フロー図である。

[図2] 請求項1に係る、インテリジェントな2次記憶 装置の1実施例を説明するブロック図である。


【図3】請求項2に係る、インテリジェントな2次記憶 装置の1実施例を説明するブロック図である。

#### 【符号の説明】


- 21 ホストコンピュータ
- 22 ホスト側バスインタフェース制御機構
- 221 コマンドシーケンス制御機構
- 222 コマンド発行機構
- 223 データパスアーピター
- 23A ディスク側パスインタフェース制御機構
- 23B ディスク側パスインタフェース制御機構
- 231A データパスリクエスタ

- 231B データパスリクエスタ
- 232A ディスクデータ管理機構
- 232B ディスクデータ管理機構
- 24A ハードディスクコントローラ
- 24B ハードディスクコントローラ
- 25A ハードディスク装置
- 25B ハードディスク装置
- 26 ステータス信号群
- 27 ターゲット選択信号
- 28 パス 要求信号と仕様承認信号群
  - 29 データパス
  - 31 ホストコンピュータ
  - 32 ホスト側パスインタフェース制御機構
  - 321 コマンドシーケンス制御機構
  - 322 コマンド発行機構
  - 323 データパスアービター
  - 33A ディスク側パスインタフェース制御機構
  - 33B ディスク側パスインタフェース制御機構
  - 331A データパスリクエスタ
- 20 331B データバスリクエスタ
  - 332A ディスクデータ管理機構
  - 332B ディスクデータ管理機構
  - 333A コマンド発行機構
  - 332B コマンド発行機構
  - 34A ハードディスクコントローラ
  - 34B ハードディスクコントローラ
  - 35A ハードディスク装置
  - 35B ハードディスク装置
  - 36 ステータス信号群
- 30 37 ターゲット選択信号
  - 38 バス 要求信号と仕様承認信号群
  - 39 データバス

[図1]



[図2]



[図3]

